(P) 日本国特許庁 (JP)

10特許出顧公開

¹⁹ 公開特許公報(A)

昭55-47549

⑤Int. Cl.³G 06 F 15/00 1/04 識別記号

庁内整理番号 7165—5B 6503—5B ❸公開 昭和55年(1980)4月4日

発明の数 1 審査請求 未請求

(全8頁)

❸低電力消費マイクロコンピユータ

題 昭53-119769

②出 願 昭53(1978)9月28日

切発 明 者 岩本永三郎

②特

東京都港区北青山3丁目5番17

母

①出 顋 人 日本テキサス・インスツルメン

ツ株式会社

東京都港区南青山2丁目24番15

号

10代 理 人 弁理士 浅村皓

外4名

я **м** *

1 発明の名称。

低電力消費マイチロコンピューチ

2. 停許請求の範囲

(1) 相補理地帯ゲート PRT で構成されたダイナミック方式の読み取り事用メモリ関節と、クンダムアクセスメモリ関略と、演算団路と、制御国路と、制御国路と、教室団路と、制御国路と、教室団路とを包含するマイクロコンピュータにかいて、上記図路の各々の情報非被援期間がある特定の時期にかかるようにし、上記シロック発生図路にかかるように応答して上記や20時期でのサベルに関定することを停食とした上記のマイクロコンピュータ。

(2) 特許確求の範囲第1項記載のマイタロコンピュータ化かいて、上記回路はプリテヤージ期間を上記情報非確振期間とするポイナミッタロジッタを含むことを特徴とした上記のマイタロコンピュ

- ·

(3) 特許請求の範囲第1項をいし第2項記載のマイクロミンピュータにおいて、上記回路は上記特定の時期に情報がスタティックロジックに入つているランダムロジックを含むととを特徴とした上記のマイクロコンピュータ。

(4) 特許博求の範囲第1項ないし第5項記載のマイクロコンピュータにおいて、さらに上記ホルト入力増子と上記クロック発生四島とに参続され、上記律定の時期以前の特定の期間のみ上記ホルト信号を上記クロック発生四路へ通すホルト信号ゲート四路を包含することを特徴とした上記のマイクロコンピュータ。

5.発明の詳細を説明

本発明は相補運動能がートトランジスタを用いた大規模集積回路 (LBI)マイタロコンピュータに 関するものであり、特化半導体サップ面積が小さ くて済み、且つ消費能力を低く抑えることのでき るマイタロコンピュータを提供するものである。 集積回路 (IC) にかける輸送回路はその機構の

2

特開昭55-47549(2)

上から通常スタテイプタ方式とダイナミッタ方式 とK大別される。

スタティック方式はフリップ・フロップ団路、 あるいはラッチ等のスタティックロジックのみを 用いたものであり、情報の保持に時間的制設が立 いという点で有利である反面、素子数が多くなる、 使つて、半導体チップの面積も大きくなるという 不利な点がある。

特に最近は何えば電心で駆動できるようを低電力消費のもので、ワンナップマイクロコンピュータで代表されるような小面板の半導体ナップに大量の簡潔回路を組み込んだものが要認されている。

ととでダイナミッタ方式について詳しく検討し

本発明は上述の点に着目してきされたもので、 世来名がイナミック国路部分のそのようを情報が 破集されないタイミングがその巴路部分の都合だ けを考えて各自パラパラに設定されていたのを改 め、ダイナミック方式にかいてある特定のタイミ ンが期間中は、必要とする情報が入つている回路 部分が全て上述の情報の破壊の起らない状態になるようにシステムのメイミンが設計を行い。その 特定のメイミンが時点でシステム全体にわたつて システムクロックを止めることにより、メイナミ ック方式の小面積大容量という相点とロ-¥08 の 低電力得受という利点との両方を有するマイクロ コンピュータを提供することを目的とする。

本発明の他の目的はこのマイクロコンピュータの入力端子のひとつにここでホルト (BALT) 信号と呼ぶレベル信号を加えることにより、コンピュータ内部の全てのクロックをあるタイミングで外部から停止させることができるマイクロコンピュータを提供することである。

養来のホルトあるいはホールド(BOLD) 端子と呼ばれるものはそのホルトあるいはホールド信号に応答してコンピュータのソフトウエアによる指令で演算を体止させるととを意味していた。その場合演算がなされたい、いわゆるアイドル(IDLB) 状態を保つているだけで、ポイナミンクメモリは

5

仲間昭55-47549(3)

依然として運動してかりリフレッシュされていた。 使つて、使来のホルト時の能力消費は他の状態時 のそれと何ら変るものではなかつた。本発明でい りホールトあるいはホールド(以ディナミックを をサポ)とはダイナミックを ではずイナミックを でのますとにより、消費を のオードにまで下げてしまりものである。 より従来はホルト状態にかいてさたがイナの コツックに必要な15ミリワット(my)の消費を カを、本税明によれば高々5マイクロワット(AT) のオードにまで下げることができるのである。

またソフトウエアの命令セントの内に、本義男のホルト状態にする命令を組みこむことも考えられるが、この場合はソフトウエアの処理に必要を時間だけ遅れが生じることを意識しまければまらない。本発明のように外部増子からハードウエアでホルト指令を行えば信号処理のスピード、容易さにシいて利点が生じる。

本希男の他の目的はホルト状態にするタイミン

がより前の特定の期間でのみ本ルト信号を受け付けることにより誤動作を防止したマイクロコンピュータを提供するものである。...

以下本発明の美雄例を関面に従い具体的に能引 する。

第1回は本務明の一実施例である。というロントリータを体を示すプロック数である。といい、サークロコンピューターは、単一の半導体チップ上に現取り専用メモリ(ROM)、ランピムアクセスターにの、演算回路、制御四路等を相通の路をである。とのでは、では、使用者が作成する。とのアクム、では、サート用マスクを独立通程で変更して、アート用マスクを独立通程で変更して、アート用マスクを独立通程で変更して、アート用マスクを独立通程で変更して、テップ内の固定をMをコーディングデるの半導体とファンに構成するととができる。マイクロコンには、サークロの構成要素のうち主なものの動作を以下に使明する。

ROM の動作

マイクロコンピュータ1の中に銀込まれた ROM 2 は、1024ワード×8ピットの命令を保持可能であって、この命令によりマイクロコンは16ペータ1内の素子の動作を決定する。 BOM 2 は16ページに64の命令によりプログラムはある決力を対したよりプログラムはあるからスタートし、その後ページの BOM 命令をはかからスタートし、その後ページの BOM 命令をはったかり スカウンタ P ロがらページの BOM 命令する アントウエア 対対へ 8 寸 アントウエア 対対へ 8 寸 アントウエア ドレスをソフトウエア ドレスをソフトウエア ドレスをソフトウエア ドレスをソフトウエア ピージャブルーチンリターン スタ は ページア アンレジスタ (4ピット) P A は、16個の ROM ページの 5 現在 実行中のページを配慮している。

RAM の動作

BAN 8 は、アドレス指定可能な256ピットからなり、16ワード×6ピットの4つのファイルで構成されている。 BAN 8 はエレジスタエ BEG とエレジスタ TREG によつてアドレスされるかエレ

ジスタは演算回路 4 K よつて制御され、1ファイル中の16ワードのうちの1ワードを指定する。

とのマイタロコンピュータ1 化かいては、「I の内容を定数と比較」、「I に定象をセット」、 「I の内容を1 増ヤナ」、「I の内容を1 減らす」、 「I から、I たはI へデータの伝送を行う」など の合令がある。

エレジスタIRMの中の2ピットは、RAM 3の4つのファイルの1つを選択する。エレジスタIRM には定数がかかれるか、または複数がとられ、4ピットのデータワードはアキュームレータAGC または ROM 2 の定数によつて決まるエレジスタIRM また(100etion)へ転送される。RAM 3からの出力ワードは慎算回路4で処理され、1命令間層をかいてエレジスタIRM またはアキュムレータAGC に転送される。RAM 3内の金てのピットは、セット/リセットまたはピットテストができる。

技算因路ユニット (ALU) の動作

特昭的53-47549(4)

演算がよび論理演算動作は 4 ピットの加算者と、 それに付除する論理回路によつて実行され、演集 回路は論理演算比較、集楷撰集比較、加減集を行 ٥,

入出力

マイクロコンピュータ1には、E1、E2。 E 4 , E 8 m L 0 L 1 , L 2 , L 3 , L 4 0 8 個 のデータ入力があり、これらは多量化されて4ピ プトの入力パスへと導入される。との他にとのマ イクロコンピュータ1はエ/シセレタタとモード セレタタという無御入力を持つている。 K/L 側 御入力は内部のプルダウンレジスメを持ち、入力 がたい場合又は、エ/エ入力が低レベルの場合、 エ入力が選択される。またモノエ入力が高レベル にある場合は、4ピットの1入力が選択される。

とのマイタロコンピュータ1には、多目的の用 途に達するよう、R 出力とO 出力の 2 つの出力デ ヤンネルがある。R出力は通常は入力をマルテプ レクスするものであるが、表示出力、外部メモリ 出力、または外部装置への出力データとしての0

1 1

出力に同期をかけるためにも使われる。

インストラクション PLA (プログラマナルロツ 794V1)

THE STATE OF

プログラマブルを命合は、インストラクション PLA もにより定義される。 5 2 個のプログラマナ ル入力 HAND ゲートは8ピットの命令師をデコー ドナる。各々の BAND ゲートは出力社16個のマ イクロイシストラクションの組合せを選択する。 との16個のマイクロインストラケション仕資算 回島(ALU)、ステータスラッテ、≯よび RAM 3 の 書き込み入力を制御する。

チャック発生国路

マイタロコンピュータ1内部の信号処理は端子 0801 、0802 からの外部タロックをもとにクロッ 夕花生回路 5 が作るシステムクロック(本実施例 の場合内、ダス、ダス、アス)に同期して行なわれる。 本希明のひとつの尊献は、とのクロック発生四郎 5に対し第1回にかいて BALT で示すホルト信号 を入力してクロック発生回路をからのシステムク ロンクを停止するととである。との点については

1 2

後で単雄に説明する。

タイミング

本発明の実施例に与いて、ひとつの命令サイク ルは6クロンクサイクルからなり、ナペての命令 はひとつの命令サイタル内で実行される。実績の マンンサイクルタイムは、オシレータ 0801 とオ シレータ 08C2 のピンに接続される抵抗シェびコ 入力周波数のいずれかによつて決定される。一併 として、命令サイタルを6~120マイクロ砂と し、各クロック・サイクルをその1/6の1~20 マイクロやとすることができる。

第2回に第1回因示の本発明実施例にかける出 カ、入力及び命令のメイミングテャートを右方向 に時間の走れをとつで示す。左半分に示す第1の 命令サイタルは、革番目の命令を取出す政府 (fetch eyele)であり、同時にそのひとつ前の (リー1)番目の命令を実行する政際(execute cyole)である。右半分に示す第2の合会サイク ルは、上記舞り命令サイクルで取出したる番目の「

命令を実行する政階であり、同時に次の(N+1) 番目の命令を取出す政際である。別の下半分には、 I 者目の命令に関する種々の操作のタイミングが、 タロンタサイタルで1 ないしで6 化対応して記述さ れている。

■帝目の命令に関して言えば、 BOM のアドレス ·は無1合合サイタルの Ti から TS の間にたされ、 、24で取出され、 25 にかいてはプログラムカウチ が更新され、プランテ・コールが実行される。第 2 命令サイクルにかいて、インストラクションは 7.1~ 7.6 にわたつて実行され、 T1~ T5 で RAM の 戦み出しを行い、24で RAM に書き込み、25 と74 で私でに入力する。

- 本笑施例の場合 ROM 2 、 RAM 3 、インストラク ション PDA 6等は完全よイナミツクロジックで作 られている。発金よイナミックロジックの命令サ イクルでの牧菓を示す何として ROM , RANS いて /F#A のみ第2個に示してある。第2回から明らかなよ うに完全ダイナミックロジックである ROM , RAM のプリナヤーツの期間の少なくとも一部がエ6の

特別出55-47549(5)

タイミングにかかつているようにシステム設計されている。またその他のがイナミック方式のランドエトロシックについても第2回で例として示いている。またでの他のままりに本ルト時に情報が保持が必要なものは少なくともでものタイミングのと言にはその情報がスタテインクロジック(つまりその情報がゲート浮遊容量で保持されていたいな話をといればから、RAM、ランダムロジックの改革で大都で示した部分は上述のプリティージ時、かとび情報保持可能時を示している。

ポルト信号の動作

第3回は、第1回回示の本務明実施例にかける タロック発生回路をを示す。この回路は、大規模 集積回路(LBI)の一部として、また第1回のマイ セロコンピュータの一部として、半導体基体上に 形成されてかり、発展入力増子0801,0802 ホル ト信号入力増子BALIT;発展回路を4主としてト ランスファゲートで構成されたる進声カウンタ 55:かよびタロック出力回路を6とを含んでい

本発明の実施例では、第3回の本ルト信号ゲート回路でにより高レベルのホルト信号が実行すれた。ナル(execute oyole)ので2からで4までの間にのみ受けるようにしている。ナなわち、で5.56でホルト信号を発生している次のサイタルので2にかでホルト信号が実行されるで6、実行政階の最終タイミング)との間に、で5 という時間をあけ、ホルト信号が実行すれるで6 とり時間をあけ、ホルト信号の最階の最終タイミングにしている。とのように実行政階の最終タイミングにしている。とのように実行政階の最終タイミングによってはからである。とのように実行政階の最終タイミングにしている。とのように実行政階の最終タイミングによりにはある。とのように変替の最終をよくとのようにはある。とのように変替の表彰を対象である。

16

さい換えれば、システム中の信号の通れに対する 考慮に余裕を与え、設計を容易なものにするとと 水できるのである。

15

第3回にかいて、発掘回路部 5 4 に対し、外部の発売器から、発掘入力端子 08 01 , 08 02 を通じて、第4回(A)及び(A)に示される信号がそれぞれ供給される。ホルト信号の入力端子 5 3 に低レペルの信号(たとえば ₹88 のレベル)が入つていると、このマイクロコンピュータは通常の動作を継続して行い、逆に高レベル(たとえば ₹DD のレベル)の信号が入ると、ホルト機能が動き、コンピュータ全体のシステムが停止する。

まずまルト信号入力増子 RALT に低レベル信号 からえられている場合、即ちまルト機能が動作していない場合。第4回(4),(4)に示される発掘信号は、発掘回路 5 4 代入り、6 進カウンチ 5 5 及び タロック出力回路 5 6 を通つて第4回(4),(4),(6)に示されるシステムタロックが、ダェ かよび ダ 3 が出力される。本発明においては、ひとつの命令サイクルを構成する 5 1 から 7 6 の 9 イミング に

18

T 6 K相当するタイミングに信号から選カウンタ る 5 から MOR 図的 5 7 に入る。本実施例の場合、 MOR 図的 5 7 には HALT、 のエ , の が か入力され、 の , の で合令サイタル中の特定のタイミング T 6 を決定し、 HALT , の , の , の が全て・0 , のときホルト機能を実行させている。 T 2 - T 4 でのネホルト信号を受けつけるのでシステムの停止が安定して行われる。

をシ本男相客中にかいて O-MOS 立る府語を用い

1 .

特別出記-47549(G) ているが、本ி明はメタルゲートの PBT に扱うれるものではなく、メタルゲートでもシリコンゲートでもシリコンゲートでもあるいは他のゲート環の PBT でも適用可能なことは努らかである。 さらに本明報舎中の相談または 0-1408 なる用語は広い 意味として用いられているのであり、例えば ROM 等に採用されているアナヤンネル MO8 とぎナヤンネル MO8 とがテクタ 着して作り込まれてかり、 図跡全体でみるとアナヤンネル MO8 とぎナヤンネル MO8 との 両方が使われているものをも指している点に注意すべきである。

4関道の簡単な説明

第1回は本発明のマイクロコンピュータの一実 角界を示すプロフタ回である。

第2 関注第.1 図図示の実施例の動作状態を示す ダイミング間である。


第5回は第1回因示の実施例の主要回路の電気回路的でもる。


第4回は第5回回示の回路の動作状態を示す。 イミング回である。


2 0

1 …マイクロコンピュータ、2 … ROM、 2 … RAM、4 …波算回路、5 …タロンタ発生開路、5 …インストラクション FLA、7 …ホルト信号が


o … n v スァッテション sua、 / … ホルト 信 サゲ 一ト 回路 。







净 4 因



特許法第17条の2の規定による補正の掲載

昭和 53 年特許顯第 119769 号(特開昭 55-17519 号, 昭和 55年 1月 1日 公開特許公報 55-476 号掲載)につ 発行 いては特許法第17条の2の規定による補正があっ たので下記のとおり掲載する。 6 (3)

Int.C1.	識別記号	庁内整理番号
G08F 15/00 1/04		8 5 4 9 - 5 B 7 1 5 7 - 5 B
ž		
		٠

手統補正普

取和40年 7月29日

特許庁長官隊

1 事件の表示

昭和 5 3年特許収算 119769号

2. 宛明の名称・

低電力前費マイクロコンピエータ

3. 補正をする者

事件との関係 特界出事人

帝 夜

在新

氏 名(名 数)

日本テキサス・インスツルメンツ株式会社

4.代理人

震 所

〒100 東京都千代田区大学町二丁目 2巻 1 号 新大平町ビルアング331電 超 (211) 3651 (代表) Ħ

(6669) 浅

5. 補正命令の日付

田和 Я

- 6. 補正により増加する発明の数
- 7. 補正の対象

明細書の特許請求の範囲で資



- 8. 補正の内容。 別紙のとおり
- 9. 報付書類の目録 同時に出願書査請求書を提出してあります。

特許請求の韓囲を別紙の通り訂正する。

『2. 等許請求の範囲

(I) 相補避絶録ゲート PBT で構成されたデイナ ミンク方式の飲み取り専用メモリ回路と、ダン ダムアクセスメモリ四路と、演算回路と、 前御 四略と、システムクロックを上配回路に供給す るクロプク発生回路とも包含するマイクロコン ピユータにおいて、上記国路の各々の情報非改 兼期間がある特定の時期にかかるようにし、上 配クロフク発生回路にホルト入力端子を接続し、 上記ホルト入力端子からのホルト信号に応答し て上記クロフク発生回路は上記システムクロッ 久を上記券定の時期でのレベルK 固定するとと を特徴とした上記のマイクロコンピュータ。

- (2) 特許請求の範囲第1項記載のマイクロコン ピユータにおいて、上記位路はプリテヤージ期 間を上記情報非改譲期間とするポイナミックロ **ジックを含むことを脊微とした上記のマイクロ** コンピュータ。
- (3) 特許請求の範囲第1項または第2項記載の マイクロコンピユータにおいて、上記回路は上

配得定の時期に信報がスタテイツクロジックに 入つているランダムロジックを含むことを特徴 とした上記のマイクロコンピュータ。 (4) 特許請求の範囲第1項<u>から</u>第3項<u>のいずれ</u> かに記載のマイクロコンピュータにおいて、さ

られ上記ホルト入力増子と上記クロック発生回路とに接続され、上記券定の時期以前の券定の 期間のみ上記ホルト信号を上記クロック発生回路へ逃すホルト信号ゲート回路を包含すること を特徴とした上記のマイクロコンピュータ。』 Japanese Kokai Patent Application No. Sho 55[1980]-47549 [Without claims, as requested]

Ref.: CX112/JP

JAPANESE PATENT OFFICE

PATENT JOURNAL (A)

KOKAI PATENT APPLICATION NO. SHO 55[1980]-47549

 Int. Cl.3: G 06 F
 15/00

 Int. Cl.3: G 06 F
 1/04

 Sequence Nos. for Office Use:
 7165-5B

 6503-5B
 6503-5B

 Filing No.:
 Sho 53[1978]-119769

 Filing Date:
 September 28, 1978

 Publication Date:
 April 4, 1980

 No. of Inventions:
 1 (Total of 8 pages)

Examination Request: Not filed

LOW POWER CONSUMPTION MICRO-COMPUTER

Inventor: Eizaburo Iwamoto,

3-5-17 Kitaaoyama, Minato-ku, Tokyo-to

Applicant: Nippon Texas Instruments K.K.,

2-24-15 Minamiaoyama, Minato-ku, Tokyo-

to

Agents: Hiroshi Asamura, and 4 others

[There are no amendments to the patent.]

*

Detailed explanation of the invention

This invention concerns a large-scale integrated circuit (LSI) micro-computer that uses a complementary insulated gate transistor. It particularly offers a micro-computer in which the area of the semiconductor chip is small, and the consumption of power can be reduced.

Logic circuits in an integrated circuit (IC) can generally be classified as using a static method or a dynamic method in the mechanism.

The static method uses only static logic, such as a flip flop circuit or a latch, for example, which is effective in that there is no time limit in the preservation of information, but on the other hand a disadvantage exists in a large number of elements, which accordingly increases the area of a semiconductor chip.

On the other hand, the dynamic method includes dynamic logic, which utilizes electric charges that accumulate in the gate flotation capacity of an insulated gate type transistor in the preservation of information. When comparing the same circuit, it uses a lower number of elements than in the static method. In other words, it has the benefit of enabling the formation of a large quantity of logic circuits in a semiconductor chip in the same area. On the other hand, it has a disadvantage in that rewriting (refreshing) must be repeated at a frequency within a constant period of time (within several milliseconds) because electric charges in the gate flotation capacity decrease from leakage current, and the power consumed increases because refreshing is necessary.

Particularly recently, micro-computers that have a low power consumption and can be operated by batteries, for example, and in which a large number of logic circuits are integrated into a semiconductor chip in a small area, which can be represented by one-chip micro-computers, for example, have been requested.

As a method for satisfying the demand for low power consumption, the use of a complementary type insulated gate transistor (of several types, but they are comprehensively referred to as a "C-MOS" in this specification) has been considered instead of conventional P-channel and N-channel insulated gate transistors. Although the power consumption can certainly be decreased by a C-MOS, the number of elements increases when the static method is used, and the area of a semiconductor chip increases. Also, even if the dynamic method is used, the power consumption due to an increase in the frequency f increases because of the relationship of P=CV²f (P: power, C: capacity, V: voltage, and f: frequency) when an attempt is made to operate by a high frequency clocking signal for increasing the execution speed, and the advantage of using a C-MOS is not significantly displayed.

The dynamic method will be examined in detail here. ROMs and RAMs that are prepared by completely dynamic logic generally require a pre-charging period, and it can be understood that the destruction of information does not occur even if the internal system clock is stopped during this pre-charging period. More precisely, the completely dynamic logic has a period which can be called an information non-destruction period. The random logic of the dynamic method also includes a portion of static logic like the latch described above, and it can be understood that the destruction of information does not occur when the system clock is stopped when necessary information is within such a static logic or during the period when the input of the dynamic logic is directly connected to such static logic. In other words, a period which can be called the information non-destruction period also exists in the random logic.

The objective of this invention, which was made while considering the point described above, is to improve the individual and independent setting of the timing for not destroying such information in the area of each conventional dynamic circuit while considering only the convenience of that circuitry part, to design the system timing so that the entire circuitry part containing the necessary information is in a state without the occurrence of the

destruction of information described above during the specific timing by the dynamic method, and to offer a micro-computer having both the advantage of a small area and large capacity of the dynamic method and the advantage of a low power consumption of a C-MOS by stopping the system clock throughout the system at that specific timing point.

Another objective of this invention is to offer a micro-computer which can stop all clocks within the computer at a certain timing from the outside by adding a level signal referred to herein as a halt (HALT) signal into one of the input terminals of this micro-computer.

The conventional type referred to as a halt or hold (HOLD) terminal meant allowing the operation to rest by a command of the software of a computer in response to said halt or hold signal. In that case, the dynamic memory was still operating and was refreshed even when not operating, in other words, while maintaining a so-called idle (IDLE) state. Accordingly, the power consumption during a conventional halt period was not different from other states. The halt or hold referred to in this invention (they will be representatively referred to as "halt" below) decreases the consumption power to the order of a leakage current by completely stopping the system clock, which is used in the operation of the dynamic logic. Through this, the conventional consumption power of 15 milliwatts (mW) necessary for the dynamic logic even in the halt state can be lowered to the order of 5 microwatts (µW) at most in this invention.

The integration of a command for attaining the halt state in this invention into the set of commands in the software can also be considered, but in this case, one must consider the generation of a delay for the time necessary for the processing of the software. The execution of the halt command by hardware through an external terminal in this invention has the advantage of fast and simple signal processing.

Another objective of this invention is to offer a micro-computer in which erroneous operations are prevented by receiving a halt signal only during a specific period prior to the timing for obtaining the halt state.

An application example of this invention will be concretely explained in accordance with the figures below.

Figure 1 is a block diagram which shows an entire micro-computer as an application example of this invention. In the diagram, a micro-computer (1) includes a read-only memory (ROM), random access memory (RAM), arithmetic circuit, and a controlling circuit, etc. over a single semiconductor chip constructed by a complementary type insulated gate transistor (C-MOSFET) integrated circuit. This micro-computer changes the gate mask in the manufacturing process according to a program prepared by the user, and coats the fixed ROM within the chip. This micro-computer can be constructed over a single semiconductor substrate. Operations of the main structural elements of the micro-computer (1) will be explained below.

Operation of ROM

A ROM (2) integrated into the micro-computer (1) can hold commands of 1024 words x 8 bits, and the operation of the elements within the micro-computer (1) are determined through these commands. The ROM (2) is sectioned into 16 pages, and each page can contain 64 commands. The program starts from one determined address by turning on the power source, and the program counter PC of the shift register afterwards executes the ROM

commands in each page successively. A branch command with conditions attached or call sub-routine command changes to move the 6-bit program counter address to software control, and each sub-routine return address is stored in the sub-routine return register. Page address register (4 bits) PA stores the page executing at present out of the 16 ROM pages.

Operation of RAM

A RAM (3) consists of 256 bits which can specify an address, and is comprised of 4 files of 16 words x 4 bits. The RAM (3) is addressed either by the X register XREG or the Y register YREG, or the Y register is controlled by the arithmetic circuit (4), and 1 word out of 16 words in 1 file is specified.

This micro-computer (1) includes commands like "comparing the contents of Y to a constant," "setting Y to a constant," "increasing the content of Y by 1," "decreasing the content of Y by 1," and "transferring data from Y or to Y," for example.

2 bits in the X register XREG select 1 of the 4 files in the RAM (3). Either a constant is placed in the X register XREG, or a complement is used, and a data word in 4 bits is transferred to an accumulator ACC, X register XREG determined by the constant of the ROM (2), or the RAM address (location) specified by the Y register YREG. The output word from the RAM (3) is processed at the arithmetic circuit (4), and transferred to the Y register YREG or the accumulator ACC after an interval of 1 command. All of the bits within the RAM (3) can be set/reset, or bits can be tested.

Operation of the arithmetic circuit unit (ALU)

The arithmetic and logic arithmetic operations are executed by a 4-bit adder and a logic circuit, which is attached to it, and the arithmetic circuit implements logic arithmetic comparisons, arithmetic calculation comparisons, and additions and subtractions.

Input and output

The micro-computer (1) has 8 data inputs, which are K1, K2, K4, and K8 and L1, L2, L3, and L4, and they are multiplexed and introduced into a 4-bit input bus. In addition to this, micro-computer (1) has a control input referred to as a K/L selector and a mode selector. The K/L control input has an internal pull-down register, and selects input K when there is no input or when the K/L input is at a low level. The 4-bit input L is selected when the K/L input is at a high level.

Micro-computer (1) has 2 output channels, which are output R and output 0, to suit multi-purpose applications. Output R generally multiplexes inputs, but it is also used for synchronizing the display output, external memory output, and output 0 as the output data to an external system.

Instruction PLA (programmable logic array)

Programmable commands are defined by the instruction PLA (6). 32 programmable input NAND gates decode command words in 8 bits. Each NAND gate selects combinations of 16 micro-instructions. These 16 micro-instructions control the write-in input to the arithmetic circuit (ALU), status latch, and the RAM (3).

Clock generating circuit

Signal processing within the micro-computer (1) is executed based on an external clock from terminals OSC1 and OSC2 and in synchronization with the system clock (\emptyset_X , \emptyset_Y , and \emptyset_Z in this application example) formed by the clock generating circuit (5). One of the characteristics of this invention is to input a halt signal indicated by HALT in Figure 1 to this clock generating circuit (5) and stop the system clock of the clock generating circuit (5). This point will be explained in detail later.

Timing

One command cycle in the application example in this invention consists of 6 clock cycles, and all of the commands are executed within one command cycle. Actual machine cycle time is determined by either the oscillator OSC1, a resistance and a capacitor that are connected to pin of the oscillator OSC2, or an external clock input frequency added to OSC1. As one example, when the command cycle is 6-120 micro-seconds, each clock cycle of 1-20 micro-seconds, which is 1/6 of said cycle, can be used.

Figure 2 shows timing charts of outputs, inputs, and commands in the application example of this invention illustrated in Figure 1 with the flow of time in the direction to the right. The first command cycle indicated in the left side half is a stage for fetching the Nth command (fetch cycle), which is also a stage for executing the preceding command (N-1) (execute cycle) at the same time. The second command cycle indicated in the right half is a stage for executing the Nth command, which is fetched in the aforementioned first command cycle, which is also a stage for fetching the next (N+1) command at the same time. Timings of various operations with respect to the Nth command are described corresponding to the clock cycle T1 through T6 in the lower half of the figure.

With respect to the Nth command, the ROM is addressed between T1 and T3 of the first command cycle, fetched at T4, and the program counter is renewed at T5, and a branch/call is executed. In the second command cycle, the instruction is executed over T1-T6, the RAM is read out at T1-T3, the RAM is written at T4, and the ALU is input at T3 and T4.

In this application example, the ROM (2), RAM (3), and the instruction PLA (6), etc. are formed of completely dynamic logic. Figure 2 shows only the ROM and the RAM as an example indicating a command cycle of completely dynamic logic. As is clearly indicated in Figure 2, the system is designed so that at least one portion of the pre-charging period of the ROM and the RAM that have completely dynamic logic falls over the timing at T6. With other dynamic method random logics as well, as clearly shown in the waveform of ALU indicated as an example in Figure 2, the timing is designed so that information that requires the preservation of the information during the halting time enters the static logic (in other words, a state exists in which the information is not held in

the gate flotation capacity) at least at the timing of T6. Areas indicated by thick lines in the waveforms of ROM, RAM, and the random logic in Figure 2 indicate the pre-charging time described above and the time possible for the preservation of information.

Operation of the halt signal

Figure 3 shows the clock generating circuit (5) in the application example in this invention illustrated in Figure 1. This circuit is formed over a semiconductor substrate as a part of a large scale integrated circuit (LSI) or as a part of a micro-computer in Figure 1, and includes oscillation input terminals OSC1 and OSC2, halt signal input terminal HALT, oscillation circuit (54), a sexenary counter (55) mainly comprised of a transfer gate, and a clock output circuit (56). Output signals \emptyset_X , \emptyset_Y , and \emptyset_Z that are output from the clock output signal (56) here are supplied to almost all of the circuits in the micro-computer in Figure 1, and a basic system clock operates them. Figure 1 is in accordance with a commonly used technique, and the output circuit (56) and the wires with the supplying ends of these system clocks are omitted.

In the application example in this invention, halt signals at a high level are received from the halt signal gate circuit (7) in Figure 3 only during the execution cycle (execute cycle) between T2 and T4. More precisely, even though halt signals are generated at T5 and T6, a halt is accepted for the first time at T2 in the next cycle. In this manner, the period of T5 is assured before T6 for an actual execution of that half signal (the final timing in the execution stage), and inputting of the halt signal is made reliable. In this manner, the unreliability resulting from a delay in the signal in the system can be eliminated by not using the timing that is one timing before the final timing in the execution stage as the input timing of the halt signal. In other words, a margin is given to the delay of the signal in the system, and a simple design can be attained.

In Figure 3, signals indicated in Figure 4(a) and (b) are respectively supplied to the oscillation circuit (54) from an external oscillator through oscillation input terminals OSC1 and OSC2. If a signal at a low level (level V_{SS} , for example) has entered the input terminal (53) of the halt signal, this micro-computer continuously operates normally. On the other hand, when a signal at a high level (level V_{DD} , for example) enters, the halting function operates, and the entire computer system stops.

First, when a low level signal is given to the halt signal input terminal HALT, in other words, when the halting function is not operating, the oscillation signals indicated in Figure 4(a) and (b) enter the oscillation circuit (54), pass through the sexenary counter (55) and the clock output circuit (56), and system clocks ω_X , ω_Y , and ω_Z indicated in Figure 4(c), (d), and (e) are output. In this invention, instead of using 6 system clocks corresponding to T1-T6 timings which make up one command, 3 system clocks ω_X , ω_Y , and ω_Z , which is half, are used as basic clock signals which operate each of the circuits. A timing of the clock cycle at any of T1 through T6 can be obtained through a combination of the system clocks ω_X , ω_Y , and ω_Z .

When a halt signal at high level enters the input terminal HALT in Figure 3, the output operation of the oscillation circuit (54) stops. During this, a disadvantage occurs in which the position of the storage of the information cannot be specified when the halting function operates regardless of timings T1-T6. Therefore, in this

invention, the halt signal gate circuit (7) inputs [signals] into the NOR circuit (57) while correlating between the halt signal and other timing signals (\emptyset_Z in this application example) in a manner so that the halt signal is received only at a pre-determined optional timing (T2-T4 in this application example) out of one command cycle T1-T6. In this application example, the signal enters from the sexenary counter (55) into the NOR circuit (57) at a timing equivalent to T6 so that the halting function operates at T6, which is the final timing of the command cycle, as described above. In this application example, \overline{HALT} , $\overline{\emptyset}_X$, and $\overline{\emptyset}_Y$ are input into the NOR circuit (57), specific timing T6 in the command cycle is determined at $\overline{\emptyset}_X$ and $\overline{\emptyset}_Y$, and the halting function is executed only when all of \overline{HALT} , $\overline{\emptyset}_X$, $\overline{\emptyset}_Y$, and $\overline{\emptyset}_Z$ are "0." Stopping of the system can be stably obtained because the halt signal is received only at T2-T4.

The system is integrated so that the information within the dynamic circuit always enters the static logic at specific timing T6 for the execution of this halting operation. Therefore, necessary information is preserved even if the system clock stops. In this manner, high density integration in a small area, which is an advantage of dynamic logic, can be obtained, and at the same time information, which has been stored within a circuit constructed by a complementary type insulated gate FET, can be preserved without being destroyed by the halting function, and the consumption of power during the preservation decreases to a very low level.

The term C-MOS is used in this specification, however, this invention is not limited only to metal gate FETs, and it is clear that application with metal gates, silicon gates, and other gate type FETs is possible. Furthermore, one should notice that the terms complementary type and C-MOS in this specification are used with broad meaning, and they also refer to the case in which a P-channel MOS and an N-channel MOS used in a ROM, for example, are respectively manufactured separately using both a P-channel MOS and an N-channel MOS when the entire circuit is viewed.

Brief description of the figures

Figure 1 is a block diagram, which indicates an application example of the micro-computer in this invention.

Figure 2 is a timing diagram, which shows the operational state in the application example illustrated in Figure 1.

Figure 3 is an electric circuitry diagram of a major circuit in the application example illustrated in Figure 1. Figure 4 is a timing diagram, which shows the operational state of the circuit illustrated in Figure 3.

1...Micro-computer, 2...ROM, 3...RAM, 4...arithmetic circuit, 5...clock generating circuit, 6...instruction PLA, and 7...halt signal gate circuit.

Figure 1

Key:	Α	Decoder
	В	Program counter stack
	С	Page stack
	D	R output latch
	E	Adder/comparator
٠	F	O output PLA
	G	O output latch
	5	System clock generating circuit
	6	Instruction PLA

Figure 2

Key:	1	Clock cycle
	2	ROM (complete dynamic logic)
	3	RAM (complete dynamic logic)
	4	ALU (random logic)
	5	Halt signal
	6	Nth command fetch cycle
	7	N-1 st command execution cycle
	8	ROM address output
	9	Fetch
	10	Command decode
	11	PC renewal
	12	Execution of branch/call
	13	Nth command execution cycle
	14	N-1 st command fetch cycle
	15	Command execution
	16	Reading of the RAM data
	17	Writing into RAM
	18	ALU input
	19	Storing into the register

- 20 K input operation
 21 K input is effective
 22 Pre-charge
 23 Preservation of the information is possible
 24 Halt accepting period
 25 Halt operation
- 26 Time

Figure 4

Key: 1 Clock cycle

- 2 Halting operation
- 3 Time